SKハイニックスが8~12日、日本京都で進行される「IEEE VLSIシンポジウム2025」に参加し、今後の会社の30年を導く次世代Dラム技術ロードマップを公式発表し、持続可能な革新方向性を提示した。
SKハイニックスのチャ·ソンヨン未来技術研究院長(CTO、Chief Technology Officer)は10日、イベント3日目の基調演説で、「持続可能な未来のためのDラム技術の革新主導(Driving Innovation in DRAM Technology：Towards a Sustainable Future)」をテーマに発表を行った。
チャCTOは“現在のテックプラットフォームを適用した微細工程は次第に性能と容量を改善しにくい局面に入っている”とし、“これを克服するために10ナノ以下で構造と素材、構成要素の革新を土台に、「4F² VG」プラットフォームと「3D Dラム」技術を準備し、技術的限界を突破する”と明らかにした。
4F²* VGプラットフォームはDラムのセル面積(Cell area)を最小化し、垂直ゲート(Gate)構造を通じて高集積、高速、低電力DRAMの具現を可能にする次世代メモリー技術だ。
現在は6F²セルが一般的だが、4F²セルと共に回路部をセル領域の下に配置するウェハーボンディング技術を適用すれば、セル効率はもちろん、電気的特性まで改善される効果が期待できる。
チャCTOは4F² VGと共に、3D Dラムも次世代Dラム技術の核心軸として提示した。 業界ではこの技術の製造費用が積層数に比例して増加する可能性があるという観測があるが、会社は技術革新を通じてこれを克服し競争力を確保するという方針を明らかにした。
また、構造的な革新を超え、核心素材とDラム構成要素全般に対する技術高度化を推進して新しい成長動力を確保し、これを通じて今後30年間、Dラム技術進化を持続できる基盤を構築するという計画も伝えた。
チャCTOは“2010年前後にはDラム技術は20ナノが限界だという展望が多かったが、持続的な技術革新を通じて現在に至ることになった”とし、“今後、Dラム技術開発に参加する若いエンジニアたちの道しるべになる中長期技術革新ビジョンを提示し、業界と共に協力し、Dラムの未来を現実にしていく”と明らかにした。
亜洲日報の記事等を無断で複製、公衆送信 、翻案、配布することは禁じられています。
