人工知能(AI)半導体の性能競争は、より高速なロジックと高帯域幅メモリ(HBM)をどれだけ密接に接続できるかに拡大している。AIの演算能力が向上する中で、データの保存と移動速度がシステム性能を制限する「メモリーの壁」が浮上しているためである。HBMをリードする韓国半導体産業においても、メモリー性能だけでなく、ロジックとメモリーを接続する先端パッケージング能力が次世代競争力を左右する要素として浮上している。
31日、ソウル・三星洞のオークウッドプレミアコエックスセンターで開催されたアプライドマテリアルズコリアの『AI時代のDRAM・先端パッケージングメディアブリーフィング』で、ムクンド・スリニバサン アプライドマテリアルズグループ副社長は、AI半導体の核心課題として電力効率を挙げた。彼はAI半導体をロジックとメモリー、そしてそれを接続するパッケージングに分けて、「パッケージングではロジックとメモリーを非常に近く配置する必要がある」と述べた。
ロジックがゲートオールアラウンド(GAA)などの3次元構造に進化し、メモリーがDRAMを垂直に積み重ねたHBMに発展する中で、パッケージングも2.5Dから3D構造へと高度化している。スリニバサン副社長は次世代DRAMの核心要件として速度、遅延時間、帯域幅を挙げた。入出力密度を高め、ロジックとメモリーの距離を縮めることで、データ移動に必要な時間と電力を低減できるという説明である。
HBMの積層技術も同様の方向に進化している。現在はDRAMをマイクロバンプで接続する方式が主に使用されているが、積層数が増えるにつれて接点とチップ間の間隔を縮める必要がある。スリニバサン副社長は「HBMの電力効率を高めながらスケーリングするには、マイクロバンプベースの積層からハイブリッドボンディングに移行する必要がある」と述べた。ハイブリッドボンディングは、チップ間の間隔を縮め、熱効率と集積度を高め、遅延時間と帯域幅を改善する技術である。
ただし、HBMにおけるハイブリッドボンディングの本格商用化の時期はまだ流動的である。スリニバサン副社長は質疑応答でハイブリッドボンディングをHBMの有望な技術と評価しつつも、具体的な適用時期は「顧客が決定する問題」と述べた。新しい半導体技術は一定の学習曲線を経るが、技術的な問題は解決されると見込んでいる。
このような変化はHBM市場をリードするサムスン電子とSKハイニックスにも新たな課題となる。パク・クァンソン アプライドマテリアルズコリア代表は「先端メモリーを製造する3社のうち2社が韓国にあり、ここにパッケージングと先端ロジックが加わっている」と述べ、韓国の戦略的重要性が引き続き高まると評価した。彼は「チップを接続するパッケージング技術をいかに迅速に開発し量産に適用するかを多く議論している」と語った。
技術開発の方法も変わりつつあるという説明である。スリニバサン副社長によれば、先端ロジックは2000以上の工程を経ており、メモリーも1200以上が必要である。彼は個別の工程を別々に改善するのではなく、材料と工程、計測を一緒に最適化する「共同最適化」が重要であると強調した。
アプライドはこれを実現するために、アメリカ・シリコンバレーに『EPICセンター』を設立している。顧客企業と装置・材料企業が初期技術開発から量産適用まで共に進め、商用化期間を短縮することが目標である。サムスン電子とSKハイニックスも資金提供パートナーとして参加する。パク代表はアメリカのEPICセンターで開発した初期技術を国内に建設中の協業センターと結びつけ、国内顧客の製品商用化を加速させると明らかにした。
* この記事はAIによって翻訳されました。
亜洲日報の記事等を無断で複製、公衆送信 、翻案、配布することは禁じられています。
