サムスン電子は、人工知能（AI）加速器の上に高帯域幅メモリ（HBM）を直接積層する次世代3次元メモリ構造を公開した。従来のHBMの水平配置方式から脱却し、データ移動距離と電力消費を削減しつつ、AI半導体の設計、生産、パッケージングを一体的に提供する戦略を具体化した。
サムスン電子は、現地時間の4日から6日までアメリカ・カリフォルニア州サンタクララで開催される「FMS 2026」で、次世代3Dメモリ「zHBM」と「zNAND-O」のモックアップを初めて披露した。また、400層以上に積層した10世代V NAND「V10 BV-NAND」も公開した。
zHBMは、AI加速器の隣にHBMを配置する従来の構造とは異なり、加速器の上にメモリを垂直に積層する方式である。演算装置とメモリ間のデータ移動距離を短縮し、帯域幅と電力効率を向上させることに重点を置いている。
サムスン電子によると、zHBMベースのシステムはHBM5よりも最大8倍の性能向上が可能である。電力対性能は最大3倍改善され、熱抵抗は半分以下に低下する見込みである。
加速器とメモリの間には、カスタマイズ機能を追加できるインターレイヤーが適用される。顧客が開発するAIプロセッサに合わせて、メモリ容量や演算機能、データ処理構造を調整する方式である。
ただし、今回公開された製品は実際の量産品ではなくモックアップである。今後、顧客との共同設計や熱管理技術の検証を経て、商用化のスケジュールが決定される見込みである。
NANDフラッシュでも垂直積層の範囲を広げた。zNAND-OはV NAND技術にシリコン貫通電極を組み合わせ、NANDチップを4層または8層でパッケージングする製品である。スマートフォンやPCなどのオンデバイスAI環境でデータローディング速度と空間効率を向上させることが期待されている。
サムスン電子は400層以上のV10 BV-NANDも公開した。セルと周辺回路を別々に作成し、ウェーハを垂直に接合するボンディング技術と3つのセル構造を接続する積層方式を適用した。
これにより、同じ面積に保存できるデータ量を前世代より約58%増加させたと説明している。読み書きや入出力性能も改善し、AIデータセンター向けの大容量ストレージ市場に対応する計画である。
キオクシアも6月に400層以上の10世代BiCSフラッシュ開発計画を公開し、NAND競争は単なる積層層数よりも集積度や消費電力、生産コストを同時に低下させる方向で展開されると予測されている。
サムスン電子は今回のイベントでHBM4EやHBM5、メモリ内部で一部の演算を行うLPDDR5X-PIMも展示した。企業向けSSDであるPM1763と超高容量製品BM1773を通じて、AI学習や推論に必要なストレージ需要にも対応する。
今回の技術公開は、サムスン電子がメモリ製品自体の性能競争から半導体システム構造を共に設計する方向へ事業範囲を広げようとする動きと解釈される。AI加速器とメモリの結合が強化されるほど、ファウンドリやロジック設計、先進的なパッケージング能力が受注競争に与える影響も大きくなると考えられる。
サムスン電子はメモリとシステム半導体の設計、ファウンドリ、パッケージングを一体的に保有する事業構造を活用し、顧客の製品設計段階から量産まで支援する方針である。次世代3Dメモリが実際の顧客製品に適用されるためには、歩留まりや発熱、パッケージングコストを安定的に管理することが重要であるとされている。
* この記事はAIによって翻訳されました。
亜洲日報の記事等を無断で複製、公衆送信 、翻案、配布することは禁じられています。
