ファーウェイ、EUVなしで3ナノチップを実現—ロジックフォールディングによる熱問題も克服

米国の半導体制裁を受けている中国のファーウェイ（華為）が、最先端の露光装置であるEUV（極紫外線）を使用せずに、アップルの3ナノ半導体を上回る性能を実現したと分析されている。半導体製造プロセス自体を3ナノに縮小したわけではないが、回路設計と集積方式を変更することで「3ナノ級」の性能を生み出した。

香港のサウスチャイナモーニングポスト（SCMP）は22日、米系投資銀行バーンスタインの分析を引用し、ファーウェイの最新アプリケーションプロセッサー（AP）である麒麟（キリン）9050プロが、アップルの3ナノA17プロよりも高い性能を示したと報じた。バーンスタインは、麒麟9050プロの製造技術を7ナノ級と推定している。一方、A17プロは2023年に発売された世界初の量産3ナノスマートフォン用プロセッサーである。

特に、Geekbench 6のマルチコアテストでは、麒麟9050プロがA17プロを上回る結果が出た。このため、バーンスタインはファーウェイとアップルのモバイルチップ技術の格差が、前世代の約4年から3年程度に縮まったと評価している。ただし、最新のアップルの2ナノ級A20プロと比較すると、麒麟9050プロの性能は約30%劣っており、シングルコア性能はTSMCの古い4ナノ級チップに近いと分析されている。

その秘訣は、ファーウェイが今回初めて商業化した「ロジックフォールディング（Logic Folding）」である。従来の半導体は、微細な平面にトランジスタをより密に配置する方式で性能を向上させてきた。しかし、ファーウェイは回路を複数の層に分けて垂直に積み重ね、層間を微細な接続網でつないだ。信号が移動する距離を短縮することで、データ処理の遅延と電力消費を低減する方式である。

ファーウェイによれば、ロジックフォールディングを適用した麒麟9050プロのトランジスタ集積度は、従来の㎟あたり約1億5500万個から2億3800万個に55%向上した。同じ性能を発揮する場合、NPUの電力消費は66%、GPUは58%、CPUの高性能コアは41%削減された。単に回路を重ねて発熱を増加させるのではなく、信号移動距離を短縮することで性能と電力効率を同時に向上させたと説明されている。

もちろん、ロジックフォールディングが最先端の微細プロセスを完全に代替したとは考えにくい。2つのシリコン層を精密に接合する必要があるため、製造歩留まりとプロセスの複雑性という新たな課題が生じる。実際、外部の専門家も、大規模なAI半導体に拡大した場合、発熱や生産歩留まりの問題がさらに難しくなる可能性があると指摘している。

それでも、今回の麒麟9050プロが伝えるメッセージは明確である。米国の制裁によりEUVへのアクセスが制限されたファーウェイが、「より小さなトランジスタ」を作る競争から脱却し、「より短い信号距離」と「新しい集積構造」で性能を引き上げているからである。中国の半導体の追撃方式が、単なる微細プロセス競争から設計・パッケージング・アーキテクチャを組み合わせた新しい方式へと進化している。中国のEUV突破の試みが、また別の実を結んでいる。

* この記事はAIによって翻訳されました。

亜洲日報の記事等を無断で複製、公衆送信、翻案、配布することは禁じられています。